Обязанности:
- разработка и доработка RTL блоков на языках Verilog/System Verilog;
- верификация разработанных блоков;
- задание временных ограничений;
- оптимизация дизайна ПЛИС;
- тестирование и отладка на аппаратном уровне;
- написание технической документации.
- опыт работы с ПЛИС Xilinx;
- знание языков описания аппаратуры Verilog/System Verilog;
- приветствуется знание VHDL, Chisel, SpinalHDL;
- приветствуется знание С/С++ и программирования микроконтроллеров;
- приветствуются знания в области цифровой обработки сигналов;
- знания в области радиотехники, умение читать принципиальные электрические схемы;
- анализ технической документации;
- знание современной элементной базы;
- приветствуется знание Matlab/Simulink в направлении генерации кода для ПЛИС;
- умение работать с измерительным оборудованием (осциллограф, анализатор спектра, генератор сигнала);
- приветствуются знание и умение реализовать алгоритмы ЦОС на ПЛИС (фильтрация, интерполяция, децимация, цифровой перенос частоты и т.д.);
- знание английского языка для чтения технической документации.