НТЦ Модуль

Старший инженер-разработчик RTL

Не указана
  • Москва
  • Полная занятость
  • Полный день
  • От 3 до 6 лет
  • Verilog HDL
  • Английский язык
  • Python
  • Схемотехника электронного оборудования
  • C/C++
  • RTL
  • ASIC
  • VHDL
  • Cadence
  • Xilinx
  • DDR
  • ARM
  • Git
  • FPGA
Обязанности:
  • разработка RTL-моделей блоков;
  • начальное функциональное тестирование разработанных RTL-моделей блоков;
  • подбор СФ блоков сторонних поставщиков и их интеграция в проект разрабатываемой системы на кристалле (СнК) включая интеграционное тестирование.
  • описание требований к синтезу (SDC) для разработанных блоков;
  • участие в функциональной верификации и интеграции разработанных и приобретенных блоков в составе СнК;
  • сопровождение разработанных и приобретенных блоков при синтезе схемы и создании топологии СнК;
  • ПЛИС прототипирование;
  • участие в создание технической документации для разработанных блоков.

    Требования:
  • уверенное знание цифровой схемотехники (современная элементная база в микроэлектронике, методы построения различных комбинационных и последовательных логических схем и т.д.);

  • наличие знаний и опыта разработок основных процессорных узлов (АЛУ, сдвигатели, умножители / делители, файл РОН, блоки управления, КЭШ память, ММУ);

  • знание методов построения СнК и шинной архитектуры ARM AMBA (AXI, APB и т.д.);

  • владение маршрутом проектирования СФ блоков;

  • владение языком описания аппаратуры Verilog / SystemVerilog;

  • знание ограничений синтеза схем (SDC);

  • базовые знания какого-либо скриптового языка (tcl / shell / perl / python);

  • базовые знания языка программирования C/C++;

  • знание английского языка на уровне чтения технической литературы и ведения деловой переписки с иностранными партнерами;

  • Желательно:

  • наличие знаний и опыта разработки сопроцессоров с плавающей точкой, векторных сопроцессоров и нейросетевых ускорителей;

  • владение языком описания аппаратуры VHDL;

  • наличие навыков работы в САПР Cadence;

  • наличие опыта работы c ПЛИС, желательно фирмы Xilinx;

  • наличие опыта написания bare-metal тестов; -

  • наличие опыта функциональной верификации СФ блоков;

  • наличие опыта синтеза схем СФ блоков.

Условия:

  • оформление в соответствии с ТК РФ, белая з/п, по результату собеседования, проектные премии (можно оформление на проект, по ГПХ, совместительство)
  • возможен гибридный режим работы, гибкий график
  • ДМС со стоматологией, кафе на территории, собственный бизнес центр и производство
  • созданы условия для профилактики короновируса и защиты работников
  • м. Аэропорт и платф. Гражданская (МЦД) шаговая доступность

    R&D центр "Модуль" разрабатывает и производит аппаратуру управления и контроля авиационных и космических систем, аппаратно-программные решения в области нейронных сетей, в том числе в обработке видеопотока и изображений, радиолокации, навигации, связи, обнаружения и распознавания объектов по различным сигналам.