Google

Стажер-Младший инженер по проверке конструкции ЦП

Не указана
  • Москва
  • Полный рабочий день
  • Не имеет значения
  • Без опыта

Станьте частью разнообразной команды, которая расширяет границы, разрабатывая индивидуальные кремниевые решения, которые обеспечивают будущее продуктов Google для прямых потребителей. Вы внесете вклад в инновации, лежащие в основе продуктов, любимых миллионами людей по всему миру. В качестве младшего инженера по проверке проектирования ЦП вы будете работать в составе группы исследований и разработок, создавая компоненты проверки, ограниченно-случайное тестирование, системное тестирование и закрытие проверки. В составе нашей группы по проектированию серверных чипов вы будете проверять сложные цифровые проекты. Вы будете сотрудничать с инженерами по проектированию и проверке в активных проектах и выполнять проверку. Вы будете отвечать за полный жизненный цикл проверки, который может варьироваться от планирования проверки, выполнения теста или сбора и закрытия покрытия.
Обязанности:

  • Планирование проверки цифровых блоков дизайна, полностью понимая спецификацию дизайна и взаимодействуя с инженерами-конструкторами для определения важных сценариев проверки
  • Создавайте и улучшайте проверки с ограниченными случайными параметрами, используя SystemVerilog, или формально проверяйте проекты с помощью SystemVerilog Assertions (SVA) и ведущих в отрасли формальных инструментов
  • Определяйте и пишите все типы мер покрытия для стимулов и пограничных случаев
  • Отлаживайте тесты с инженерами-конструкторами для предоставления функционально правильных блоков дизайна
  • Применяйте меры близкого покрытия для выявления пробелов в проверке и демонстрации прогресса в направлении вывода на экран

Требования:

  • Выпускник бакалавра в области электротехники, вычислительной техники, компьютерных наук или смежной области или эквивалентный практический опыт
  • Опыт создания и использования компонентов и сред проверки в стандартной методологии проверки
  • Опыт проверки цифровой логики на уровне передачи регистров (RTL) с использованием SystemVerilog или Specman/E для программируемых пользователем вентильных матриц или ASIC
  • Знание английского языка

Условия:

  • Начало в 2025 году