Обязанности:
- Разработка Verilog/Systemverilog RTL кода сложных цифровых функциональных блоков, включенных в систему микроконтроллера.
- Разработка тестового окружения и верификация сложных цифровых функциональных блоков.
- Прототипирование и тестирование специальных функциональных блоков с использованием FPGA и инструментов Xilinx.
- Разработка функциональных моделей сложных функциональных моделей сложных функциональных блоков.
Требования:
- Опыт работы в области цифрового проектирования, RTL-дизайна, FPGA-дизайна.
- Опыт разработки сложных функциональных блоков на Verilog/SystemVerilog HDL.
- Знание периферийных интерфейсов, таких как UART, I2C, SPI, CAN, Ethernet и т.д..
- Знание архитектур FPGA и маршрутов проектирования.
- Знание особенностей проектирования быстродействующих цифровых устройств, выполнения статического временного анализа и методов реализации перехода между частотными доменами.
- Знание системных интерфейсов, таких как шины APB/AHB/AXI4 и пр.
- Английский - минимальный уровень A2, в идеале B1 Уровень.
Дополнительные опыт и навыки приветствуются:
- Опыт использования средств моделирования Modelsim, Xcelium или аналогов.
- Навыки программирования микроконтроллера (языки C/C ++, Python, TCL).
- Опыт отладки систем микроконтроллеров с использованием GDB, openocd.
- Опыт разработки в Eclipse, Keil, Xilinx SDK и других IDE.
- Использование системы управления версиями GIT.
Задачи, которые придется решать:
- Прототипирование существующих периферических блоков связи (например, таких как USB) в FPGA.
- Разработка специальных цифровых функциональных блоков.
- Разработка тестов для специальных цифровых функциональных блоков.
- Разработка встроенного тестового ПО.
Условия:
- Оформление согласно ТК РФ;
- Инновационные проекты;
- Зарубежные командировки: тренинги, партнеры;
- Премии согласно выполненным задачам;
- Гибкий график;
- Бесплатная парковка автомобиля;
- R&D центр г. Москва, ст. м. Давыдково